PCI-SIG સંગઠને PCIe 6.0 સ્પષ્ટીકરણ ધોરણ v1.0 ના સત્તાવાર પ્રકાશનની જાહેરાત કરી છે, જેમાં પૂર્ણતાની ઘોષણા કરવામાં આવી છે.
પરંપરા ચાલુ રાખીને, બેન્ડવિડ્થ સ્પીડ બમણી થતી રહે છે, x16 પર 128GB/s (એકદિશાત્મક) સુધી, અને PCIe ટેકનોલોજી પૂર્ણ-ડુપ્લેક્સ દ્વિદિશાત્મક ડેટા પ્રવાહને મંજૂરી આપે છે, તેથી કુલ દ્વિ-માર્ગી થ્રુપુટ 256GB/s છે. યોજના અનુસાર, ધોરણના પ્રકાશનના 12 થી 18 મહિના પછી વ્યાપારી ઉદાહરણો હશે, જે લગભગ 2023 છે, જે સર્વર પ્લેટફોર્મ પર પહેલા હોવું જોઈએ. PCIe 6.0 વર્ષના અંત સુધીમાં વહેલામાં વહેલી તકે આવશે, જેની બેન્ડવિડ્થ 256GB/s હશે.
ટેકનોલોજીની વાત કરીએ તો, PCIe 6.0 ને PCIe ના લગભગ 20 વર્ષના ઇતિહાસમાં સૌથી મોટો ફેરફાર માનવામાં આવે છે. સ્પષ્ટપણે કહીએ તો, PCIe 4.0/5.0 એ 3.0 નો એક નાનો ફેરફાર છે, જેમ કે NRZ (નોન-રીટર્ન-ટુ-ઝીરો) પર આધારિત 128b/130b એન્કોડિંગ.
PCIe 6.0 એ PAM4 પલ્સ AM સિગ્નલિંગ, 1B-1B કોડિંગ પર સ્વિચ કર્યું, એક સિંગલ સિગ્નલ ચાર એન્કોડિંગ (00/01/10/11) સ્ટેટ્સ હોઈ શકે છે, જે પહેલા કરતા બમણું છે, જે 30GHz સુધીની ફ્રીક્વન્સી માટે પરવાનગી આપે છે. જો કે, PAM4 સિગ્નલ NRZ કરતા વધુ નાજુક હોવાથી, તે લિંકમાં સિગ્નલ ભૂલોને સુધારવા અને ડેટા અખંડિતતા સુનિશ્ચિત કરવા માટે FEC ફોરવર્ડ ભૂલ સુધારણા પદ્ધતિથી સજ્જ છે.
PAM4 અને FEC ઉપરાંત, PCIe 6.0 માં છેલ્લી મુખ્ય ટેકનોલોજી લોજિકલ સ્તરે FLIT (ફ્લો કંટ્રોલ યુનિટ) એન્કોડિંગનો ઉપયોગ છે. હકીકતમાં, PAM4, FLIT એ કોઈ નવી ટેકનોલોજી નથી, 200G+ અલ્ટ્રા-હાઈ-સ્પીડ ઈથરનેટમાં લાંબા સમયથી લાગુ કરવામાં આવી રહ્યું છે, જેને PAM4 મોટા પાયે પ્રમોશન કરવામાં નિષ્ફળ ગયું કારણ કે ભૌતિક સ્તરની કિંમત ખૂબ ઊંચી છે.
વધુમાં, PCIe 6.0 પછાત સુસંગત રહે છે.
PCIe 6.0 પરંપરા મુજબ I/O બેન્ડવિડ્થને 64GT/s સુધી બમણી કરવાનું ચાલુ રાખે છે, જે વાસ્તવિક PCIe 6.0X1 યુનિડાયરેક્શનલ બેન્ડવિડ્થ 8GB/s, PCIe 6.0×16 યુનિડાયરેક્શનલ બેન્ડવિડ્થ 128GB/s અને pcie 6.0×16 બાયડાયરેક્શનલ બેન્ડવિડ્થ 256GB/s પર લાગુ થાય છે. PCIe 4.0 x4 SSDS, જે આજે વ્યાપકપણે ઉપયોગમાં લેવાય છે, તેને આ કરવા માટે ફક્ત PCIe 6.0 x1 ની જરૂર પડશે.
PCIe 6.0 PCIe 3.0 ના યુગમાં રજૂ કરાયેલ 128b/130b એન્કોડિંગ ચાલુ રાખશે. મૂળ CRC ઉપરાંત, એ નોંધવું રસપ્રદ છે કે નવો ચેનલ પ્રોટોકોલ PCIe 5.0 NRZ ને બદલે, ઇથરનેટ અને GDDR6x માં ઉપયોગમાં લેવાતા PAM-4 એન્કોડિંગને પણ સપોર્ટ કરે છે. સમાન સમયમાં એક જ ચેનલમાં વધુ ડેટા પેક કરી શકાય છે, તેમજ બેન્ડવિડ્થ વધારવાનું શક્ય અને વિશ્વસનીય બનાવવા માટે ફોરવર્ડ એરર કરેક્શન (FEC) તરીકે ઓળખાતી ઓછી-લેટન્સી ડેટા ભૂલ સુધારણા પદ્ધતિ પણ ઉપલબ્ધ છે.
ઘણા લોકો પ્રશ્ન કરી શકે છે કે, PCIe 3.0 બેન્ડવિડ્થ ઘણીવાર ખતમ થઈ જાય છે, PCIe 6.0 શું કામનો છે? કૃત્રિમ બુદ્ધિ સહિત ડેટા-ભૂખ્યા એપ્લિકેશન્સમાં વધારાને કારણે, ઝડપી ટ્રાન્સમિશન દર સાથે IO ચેનલો વ્યાવસાયિક બજારમાં ગ્રાહકોની માંગ બની રહી છે, અને PCIe 6.0 ટેકનોલોજીની ઉચ્ચ બેન્ડવિડ્થ એક્સિલરેટર, મશીન લર્નિંગ અને HPC એપ્લિકેશન્સ સહિત ઉચ્ચ IO બેન્ડવિડ્થની જરૂર હોય તેવા ઉત્પાદનોના પ્રદર્શનને સંપૂર્ણપણે અનલૉક કરી શકે છે. PCI-SIG ને વધતા ઓટોમોટિવ ઉદ્યોગમાંથી પણ લાભ મળવાની આશા છે, જે સેમિકન્ડક્ટર્સ માટે એક હોટ સ્પોટ છે, અને PCI-સ્પેશિયલ ઇન્ટરેસ્ટ ગ્રુપે ઓટોમોટિવ ઉદ્યોગમાં PCIe ટેકનોલોજીનો સ્વીકાર કેવી રીતે વધારવો તેના પર ધ્યાન કેન્દ્રિત કરવા માટે એક નવું PCIe ટેકનોલોજી કાર્યકારી જૂથ બનાવ્યું છે, કારણ કે ઇકોસિસ્ટમની બેન્ડવિડ્થની વધતી માંગ સ્પષ્ટ છે. જો કે, માઇક્રોપ્રોસેસર, GPU, IO ઉપકરણ અને ડેટા સ્ટોરેજને ડેટા ચેનલ સાથે જોડી શકાય છે, PCIe 6.0 ઇન્ટરફેસનો ટેકો મેળવવા માટે PC, મધરબોર્ડ ઉત્પાદકોએ હાઇ-સ્પીડ સિગ્નલોને હેન્ડલ કરી શકે તેવી કેબલ ગોઠવવા માટે વધુ કાળજી લેવાની જરૂર છે, અને ચિપસેટ ઉત્પાદકોએ પણ સંબંધિત તૈયારીઓ કરવાની જરૂર છે. ઇન્ટેલના પ્રવક્તાએ ઉપકરણોમાં PCIe 6.0 સપોર્ટ ક્યારે ઉમેરવામાં આવશે તે કહેવાનો ઇનકાર કર્યો હતો, પરંતુ પુષ્ટિ આપી હતી કે ગ્રાહક Alder Lake અને સર્વર સાઇડ Sapphire Rapids અને Ponte Vecchio PCIe 5.0 ને સપોર્ટ કરશે. NVIDIA એ પણ કહેવાનો ઇનકાર કર્યો હતો કે PCIe 6.0 ક્યારે રજૂ કરવામાં આવશે. જો કે, ડેટા સેન્ટર્સ માટે BlueField-3 Dpus પહેલાથી જ PCIe 5.0 ને સપોર્ટ કરે છે; PCIe Spec ફક્ત ભૌતિક સ્તર પર અમલમાં મૂકવાની જરૂર હોય તેવા કાર્યો, પ્રદર્શન અને પરિમાણોનો ઉલ્લેખ કરે છે, પરંતુ તેનો અમલ કેવી રીતે કરવો તે સ્પષ્ટ કરતું નથી. બીજા શબ્દોમાં કહીએ તો, ઉત્પાદકો કાર્યક્ષમતા સુનિશ્ચિત કરવા માટે તેમની પોતાની જરૂરિયાતો અને વાસ્તવિક પરિસ્થિતિઓ અનુસાર PCIe ના ભૌતિક સ્તરનું માળખું ડિઝાઇન કરી શકે છે! કેબલ ઉત્પાદકો વધુ જગ્યા રમી શકે છે!
પોસ્ટ સમય: જુલાઈ-૦૪-૨૦૨૩
