PCI-SIG સંસ્થાએ PCIe 6.0 સ્પેસિફિકેશન સ્ટાન્ડર્ડ v1.0 ની અધિકૃત રજૂઆતની જાહેરાત કરી છે, પૂર્ણ થવાની જાહેરાત કરી છે.
સંમેલન ચાલુ રાખીને, બેન્ડવિડ્થ ઝડપ બમણી થવાનું ચાલુ રાખે છે, x16 પર 128GB/s(યુનિડાયરેક્શનલ) સુધી, અને PCIe ટેક્નોલૉજી પૂર્ણ-દ્વિપક્ષીય ડેટા ફ્લોને મંજૂરી આપે છે, તેથી કુલ દ્વિ-માર્ગી થ્રુપુટ 256GB/s છે.યોજના અનુસાર, ધોરણના પ્રકાશન પછી 12 થી 18 મહિના પછી વ્યાવસાયિક ઉદાહરણો હશે, જે લગભગ 2023 છે, તે સર્વર પ્લેટફોર્મ પર પહેલા હોવા જોઈએ.PCIe 6.0 વર્ષના અંત સુધીમાં 256GB/s ની બેન્ડવિડ્થ સાથે વહેલામાં વહેલી તકે આવશે.
ટેક્નોલોજી પર જ પાછા, PCIe 6.0 એ PCIeના લગભગ 20-વર્ષના ઇતિહાસમાં સૌથી મોટો ફેરફાર માનવામાં આવે છે.સ્પષ્ટપણે કહીએ તો, PCIe 4.0/5.0 એ 3.0 નો નાનો ફેરફાર છે, જેમ કે NRZ (નોન-રીટર્ન-ટુ-ઝીરો) પર આધારિત 128b/130b એન્કોડિંગ.
PCIe 6.0 એ PAM4 પલ્સ AM સિગ્નલિંગ, 1B-1B કોડિંગ પર સ્વિચ કર્યું, એક સિંગલ સિગ્નલ ચાર એન્કોડિંગ (00/01/10/11) સ્ટેટ્સ હોઈ શકે છે, જે અગાઉના કરતા બમણું છે, જે 30GHz સુધીની આવર્તન માટે પરવાનગી આપે છે.જો કે, કારણ કે PAM4 સિગ્નલ NRZ કરતાં વધુ નાજુક છે, તે લિંકમાં સિગ્નલની ભૂલોને સુધારવા અને ડેટાની અખંડિતતાને સુનિશ્ચિત કરવા FEC ફોરવર્ડ એરર કરેક્શન મિકેનિઝમથી સજ્જ છે.
PAM4 અને FEC ઉપરાંત, PCIe 6.0 માં છેલ્લી મુખ્ય તકનીક તાર્કિક સ્તરે FLIT (ફ્લો કંટ્રોલ યુનિટ) એન્કોડિંગનો ઉપયોગ છે.વાસ્તવમાં, PAM4, FLIT એ નવી ટેક્નોલોજી નથી, 200G+ માં અલ્ટ્રા-હાઈ-સ્પીડ ઈથરનેટ લાંબા સમયથી લાગુ કરવામાં આવ્યું છે, જે PAM4 મોટા પાયે પ્રમોશન કરવામાં નિષ્ફળ ગયું છે તેનું કારણ એ છે કે ભૌતિક સ્તરની કિંમત ખૂબ ઊંચી છે.
વધુમાં, PCIe 6.0 બેકવર્ડ સુસંગત રહે છે.
PCIe 6.0 એ પરંપરા અનુસાર I/O બેન્ડવિડ્થને 64GT/s સુધી બમણી કરવાનું ચાલુ રાખે છે, જે 8GB/s ની વાસ્તવિક PCIe 6.0X1 યુનિડાયરેક્શનલ બેન્ડવિડ્થ, 128GB/s ની PCIe 6.0×16 યુનિડાયરેક્શનલ બેન્ડવિડ્થ અને pcie×. 256GB/s ની 16 બાયડાયરેક્શનલ બેન્ડવિડ્થ.PCIe 4.0 x4 SSDS, જેનો આજે વ્યાપકપણે ઉપયોગ થાય છે, તેને કરવા માટે માત્ર PCIe 6.0 x1ની જરૂર પડશે.
PCIe 6.0 PCIe 3.0 ના યુગમાં રજૂ કરાયેલ 128b/130b એન્કોડિંગ ચાલુ રાખશે.મૂળ CRC ઉપરાંત, એ નોંધવું રસપ્રદ છે કે નવી ચેનલ પ્રોટોકોલ PCIe 5.0 NRZ ને બદલીને, ઇથરનેટ અને GDDR6x માં ઉપયોગમાં લેવાતા PAM-4 એન્કોડિંગને પણ સપોર્ટ કરે છે.વધુ ડેટા એક જ ચેનલમાં સમાન સમયમાં પેક કરી શકાય છે, સાથે સાથે વધતી બેન્ડવિડ્થને શક્ય અને વિશ્વસનીય બનાવવા માટે ફોરવર્ડ એરર કરેક્શન (FEC) તરીકે ઓળખાતી ઓછી વિલંબિત ડેટા ભૂલ સુધારણા પદ્ધતિ.
ઘણા લોકો પ્રશ્ન કરી શકે છે કે, PCIe 3.0 બેન્ડવિડ્થનો વારંવાર ઉપયોગ થતો નથી, PCIe 6.0 નો ઉપયોગ શું છે?આર્ટિફિશિયલ ઇન્ટેલિજન્સ સહિત ડેટા-હંગ્રી એપ્લીકેશનમાં વધારો થવાને કારણે, ઝડપી ટ્રાન્સમિશન રેટ સાથે IO ચેનલો વ્યાવસાયિક બજારમાં ગ્રાહકોની વધુને વધુ માંગ બની રહી છે, અને PCIe 6.0 ટેક્નોલોજીની ઉચ્ચ બેન્ડવિડ્થ ઉચ્ચ IOની આવશ્યકતા ધરાવતા ઉત્પાદનોના પ્રદર્શનને સંપૂર્ણપણે અનલૉક કરી શકે છે. એક્સિલરેટર, મશીન લર્નિંગ અને HPC એપ્લિકેશન્સ સહિત બેન્ડવિડ્થ.PCI-SIG પણ વધતા ઓટોમોટિવ ઉદ્યોગથી લાભ મેળવવાની આશા રાખે છે, જે સેમિકન્ડક્ટર્સ માટે હોટ સ્પોટ છે અને PCI-સ્પેશિયલ ઈન્ટરેસ્ટ ગ્રૂપે ઓટોમોટિવમાં PCIe ટેક્નોલોજીને કેવી રીતે અપનાવી શકાય તેના પર ધ્યાન કેન્દ્રિત કરવા માટે એક નવું PCIe ટેક્નોલોજી વર્કિંગ ગ્રૂપ બનાવ્યું છે. ઉદ્યોગ, કારણ કે ઇકોસિસ્ટમની બેન્ડવિડ્થની માંગમાં વધારો સ્પષ્ટ છે.જો કે, માઇક્રોપ્રોસેસર, GPU, IO ઉપકરણ અને ડેટા સ્ટોરેજને ડેટા ચેનલ, PC સાથે PCIe 6.0 ઇન્ટરફેસનો ટેકો મેળવવા માટે કનેક્ટ કરી શકાય છે, મધરબોર્ડ ઉત્પાદકોએ હાઇ-સ્પીડ સિગ્નલોને હેન્ડલ કરી શકે તેવા કેબલની વ્યવસ્થા કરવા માટે વધારાની કાળજી લેવાની જરૂર છે, અને ચિપસેટ ઉત્પાદકોએ પણ સંબંધિત તૈયારીઓ કરવાની જરૂર છે.ઇન્ટેલના પ્રવક્તાએ PCIe 6.0 સપોર્ટને ઉપકરણોમાં ક્યારે ઉમેરવામાં આવશે તે કહેવાનો ઇનકાર કર્યો હતો, પરંતુ પુષ્ટિ કરી હતી કે ગ્રાહક એલ્ડર લેક અને સર્વર બાજુ સેફાયર રેપિડ્સ અને પોન્ટે વેકિયો PCIe 5.0 ને સપોર્ટ કરશે.NVIDIA એ પણ PCIe 6.0 ક્યારે રજૂ કરવામાં આવશે તે કહેવાનો ઇનકાર કર્યો હતો.જો કે, ડેટા સેન્ટરો માટે બ્લુફિલ્ડ-3 ડીપસ પહેલેથી જ PCIe 5.0 ને સપોર્ટ કરે છે;PCIe સ્પેક માત્ર ફંક્શન્સ, પર્ફોર્મન્સ અને પેરામીટર્સનો ઉલ્લેખ કરે છે જેને ભૌતિક સ્તર પર અમલમાં મૂકવાની જરૂર છે, પરંતુ તેનો અમલ કેવી રીતે કરવો તે સ્પષ્ટ કરતું નથી.બીજા શબ્દોમાં કહીએ તો, ઉત્પાદકો કાર્યક્ષમતા સુનિશ્ચિત કરવા માટે તેમની પોતાની જરૂરિયાતો અને વાસ્તવિક પરિસ્થિતિઓ અનુસાર PCIe નું ભૌતિક સ્તર માળખું ડિઝાઇન કરી શકે છે!કેબલ ઉત્પાદકો વધુ જગ્યા રમી શકે છે!
પોસ્ટ સમય: જુલાઈ-04-2023
