PCIe 5.0 સ્પષ્ટીકરણોનો પરિચય

• PCIe 5.0 સ્પષ્ટીકરણોનો પરિચય

PCIe 4.0 સ્પષ્ટીકરણ 2017 માં પૂર્ણ થયું હતું, પરંતુ AMD ની 7nm Rydragon 3000 શ્રેણી સુધી તેને ગ્રાહક પ્લેટફોર્મ દ્વારા સમર્થન આપવામાં આવ્યું ન હતું, અને અગાઉ ફક્ત સુપરકોમ્પ્યુટિંગ, એન્ટરપ્રાઇઝ-ક્લાસ હાઇ-સ્પીડ સ્ટોરેજ અને નેટવર્ક ઉપકરણો જેવા ઉત્પાદનોમાં PCIe 4.0 તકનીકનો ઉપયોગ થતો હતો. જોકે PCIe 4.0 તકનીક હજુ સુધી મોટા પાયે લાગુ કરવામાં આવી નથી, PCI-SIG સંસ્થા લાંબા સમયથી ઝડપી PCIe 5.0 વિકસાવી રહી છે, સિગ્નલ દર વર્તમાન 16GT/s થી બમણો થઈને 32GT/s થઈ ગયો છે, બેન્ડવિડ્થ 128GB/s સુધી પહોંચી શકે છે, અને સંસ્કરણ 0.9/1.0 સ્પષ્ટીકરણ પૂર્ણ થઈ ગયું છે. PCIe 6.0 માનક ટેક્સ્ટનું v0.7 સંસ્કરણ સભ્યોને મોકલવામાં આવ્યું છે, અને માનકનો વિકાસ ટ્રેક પર છે. PCIe 6.0 નો પિન રેટ 64 GT/s સુધી વધારી દેવામાં આવ્યો છે, જે PCIe 3.0 કરતા 8 ગણો છે, અને x16 ચેનલોમાં બેન્ડવિડ્થ 256GB/s કરતા મોટી હોઈ શકે છે. બીજા શબ્દોમાં કહીએ તો, PCIe 3.0 x8 ની વર્તમાન ગતિ પ્રાપ્ત કરવા માટે ફક્ત એક PCIe 6.0 ચેનલની જરૂર છે. જ્યાં સુધી v0.7 નો સંબંધ છે, PCIe 6.0 એ મૂળ રૂપે જાહેર કરાયેલ મોટાભાગની સુવિધાઓ પ્રાપ્ત કરી છે, પરંતુ પાવર વપરાશ હજુ પણ વધુ સારો છે.d, અને સ્ટાન્ડર્ડે તાજેતરમાં L0p પાવર કન્ફિગરેશન ગિયર રજૂ કર્યું છે. અલબત્ત, 2021 માં જાહેરાત પછી, PCIe 6.0 2023 અથવા 2024 માં વ્યાપારી રીતે ઉપલબ્ધ થઈ શકે છે. ઉદાહરણ તરીકે, PCIe 5.0 ને 2019 માં મંજૂરી આપવામાં આવી હતી, અને ફક્ત હવે એપ્લિકેશન કેસ છે.

અગાઉના માનક સ્પષ્ટીકરણોની તુલનામાં, PCIe 4.0 સ્પષ્ટીકરણો પ્રમાણમાં મોડા આવ્યા. PCIe 3.0 સ્પષ્ટીકરણો PCIe 4.0 ની રજૂઆતના 7 વર્ષ પછી 2010 માં રજૂ કરવામાં આવ્યા હતા, તેથી PCIe 4.0 સ્પષ્ટીકરણોનું જીવન ટૂંકું હોઈ શકે છે. ખાસ કરીને, કેટલાક વિક્રેતાઓએ PCIe 5.0 PHY ભૌતિક સ્તર ઉપકરણો ડિઝાઇન કરવાનું શરૂ કર્યું છે.

PCI-SIG સંગઠન અપેક્ષા રાખે છે કે બંને ધોરણો થોડા સમય માટે સાથે રહેશે, અને PCIe 5.0 મુખ્યત્વે ઉચ્ચ-પ્રદર્શન ઉપકરણો માટે વપરાય છે જેમાં ઉચ્ચ થ્રુપુટ આવશ્યકતાઓ હોય છે, જેમ કે AI માટે Gpus, નેટવર્ક ઉપકરણો, વગેરે, જેનો અર્થ એ છે કે PCIe 5.0 ડેટા સેન્ટર, નેટવર્ક અને HPC વાતાવરણમાં દેખાવાની શક્યતા વધુ છે. ઓછી બેન્ડવિડ્થ આવશ્યકતાઓ ધરાવતા ઉપકરણો, જેમ કે ડેસ્કટોપ, PCIe 4.0 નો ઉપયોગ કરી શકે છે.

PCIe 5.0 માટે, સિગ્નલ રેટ PCIe 4.0 ના 16GT/s થી વધારીને 32GT/s કરવામાં આવ્યો છે, જે હજુ પણ 128/130 એન્કોડિંગનો ઉપયોગ કરે છે, અને x16 બેન્ડવિડ્થ 64GB/s થી વધારીને 128GB/s કરવામાં આવી છે.

બેન્ડવિડ્થ બમણી કરવા ઉપરાંત, PCIe 5.0 અન્ય ફેરફારો લાવે છે, જેમાં સિગ્નલ અખંડિતતા સુધારવા માટે ઇલેક્ટ્રિકલ ડિઝાઇનમાં ફેરફાર, PCIe સાથે પછાત સુસંગતતા અને ઘણું બધું શામેલ છે. વધુમાં, PCIe 5.0 ને નવા ધોરણો સાથે ડિઝાઇન કરવામાં આવ્યું છે જે લાંબા અંતર પર લેટન્સી અને સિગ્નલ એટેન્યુએશન ઘટાડે છે.

PCI-SIG સંસ્થા આ વર્ષે Q1 માં સ્પષ્ટીકરણનું 1.0 સંસ્કરણ પૂર્ણ કરવાની અપેક્ષા રાખે છે, પરંતુ તેઓ ધોરણો વિકસાવી શકે છે, પરંતુ ટર્મિનલ ઉપકરણ બજારમાં ક્યારે રજૂ કરવામાં આવશે તે તેઓ નિયંત્રિત કરી શકતા નથી, અને એવી અપેક્ષા રાખવામાં આવે છે કે આ વર્ષે પ્રથમ PCIe 5.0 ઉપકરણો રજૂ થશે, અને 2020 માં વધુ ઉત્પાદનો દેખાશે. જો કે, ઉચ્ચ ગતિની જરૂરિયાતે સ્ટાન્ડર્ડ બોડીને PCI એક્સપ્રેસની આગામી પેઢીને વ્યાખ્યાયિત કરવા માટે પ્રેરિત કરી. PCIe 5.0 નું લક્ષ્ય શક્ય તેટલા ઓછા સમયમાં સ્ટાન્ડર્ડની ગતિ વધારવાનું છે. તેથી, PCIe 5.0 ને કોઈપણ અન્ય નોંધપાત્ર નવી સુવિધાઓ વિના PCIe 4.0 ધોરણ સુધી ગતિ વધારવા માટે ડિઝાઇન કરવામાં આવ્યું છે.

ઉદાહરણ તરીકે, PCIe 5.0 PAM 4 સિગ્નલોને સપોર્ટ કરતું નથી અને તેમાં ફક્ત PCIe સ્ટાન્ડર્ડને શક્ય તેટલા ઓછા સમયમાં 32 GT/s ને સપોર્ટ કરવા માટે જરૂરી નવી સુવિધાઓનો સમાવેશ થાય છે.

હાર્ડવેર પડકારો

PCI એક્સપ્રેસ 5.0 ને સપોર્ટ કરવા માટે ઉત્પાદન તૈયાર કરવામાં મુખ્ય પડકાર ચેનલની લંબાઈ સાથે સંબંધિત હશે. સિગ્નલ રેટ જેટલો ઝડપી હશે, પીસી બોર્ડ દ્વારા પ્રસારિત થતા સિગ્નલની વાહક આવર્તન એટલી જ ઊંચી હશે. બે પ્રકારના ભૌતિક નુકસાન એન્જિનિયરો PCIe સિગ્નલોનો પ્રચાર કેટલી હદ સુધી કરી શકે છે તે મર્યાદિત કરે છે:

· 1. ચેનલનું એટેન્યુએશન

· 2. પિન, કનેક્ટર્સ, થ્રુ-હોલ્સ અને અન્ય માળખામાં અવરોધ ડિસ્કોન્ટિન્યુટીને કારણે ચેનલમાં થતા પ્રતિબિંબ.

PCIe 5.0 સ્પષ્ટીકરણ 16 GHz પર -36dB એટેન્યુએશન સાથે ચેનલોનો ઉપયોગ કરે છે. 16 GHz ફ્રીક્વન્સી 32 GT/s ડિજિટલ સિગ્નલો માટે Nyquist ફ્રીક્વન્સીનું પ્રતિનિધિત્વ કરે છે. ઉદાહરણ તરીકે, જ્યારે PCIe5.0 સિગ્નલ શરૂ થાય છે, ત્યારે તેમાં 800 mV નો લાક્ષણિક પીક-ટુ-પીક વોલ્ટેજ હોઈ શકે છે. જો કે, ભલામણ કરેલ -36dB ચેનલમાંથી પસાર થયા પછી, ખુલ્લી આંખ સાથેની કોઈપણ સામ્યતા ખોવાઈ જાય છે. ફક્ત ટ્રાન્સમીટર આધારિત સમાનીકરણ (ડી-એક્સેન્ટ્યુએટિંગ) અને રીસીવર સમાનીકરણ (CTLE અને DFE નું સંયોજન) લાગુ કરીને PCIe5.0 સિગ્નલ સિસ્ટમ ચેનલમાંથી પસાર થઈ શકે છે અને રીસીવર દ્વારા ચોક્કસ અર્થઘટન કરી શકાય છે. PCIe 5.0 સિગ્નલની લઘુત્તમ અપેક્ષિત આંખની ઊંચાઈ 10mV (પોસ્ટ-ઇક્વલાઇઝેશન) છે. લગભગ સંપૂર્ણ લો-જીટર ટ્રાન્સમીટર સાથે પણ, ચેનલનું નોંધપાત્ર એટેન્યુએશન સિગ્નલ કંપનવિસ્તારને તે બિંદુ સુધી ઘટાડે છે જ્યાં પ્રતિબિંબ અને ક્રોસસ્ટોક દ્વારા થતા અન્ય કોઈપણ પ્રકારના સિગ્નલ નુકસાનને આંખને પુનઃસ્થાપિત કરવા માટે બંધ કરી શકાય છે.