PCIe 5.0 સ્પષ્ટીકરણોનો પરિચય

• PCIe 5.0 સ્પષ્ટીકરણોનો પરિચય

PCIe 4.0 સ્પષ્ટીકરણ 2017 માં પૂર્ણ થયું હતું, પરંતુ AMD ની 7nm રાયડ્રેગન 3000 શ્રેણી સુધી તે ગ્રાહક પ્લેટફોર્મ દ્વારા સમર્થિત ન હતું, અને અગાઉ માત્ર સુપરકોમ્પ્યુટિંગ, એન્ટરપ્રાઇઝ-ક્લાસ હાઇ-સ્પીડ સ્ટોરેજ અને નેટવર્ક ઉપકરણો જેવા કે PCIe 4.0 ટેક્નોલોજીનો ઉપયોગ થતો હતો.જો કે PCIe 4.0 ટેકનોલોજી હજુ સુધી મોટા પાયે લાગુ કરવામાં આવી નથી, PCI-SIG સંસ્થા લાંબા સમયથી ઝડપી PCIe 5.0 વિકસાવી રહી છે, સિગ્નલ દર વર્તમાન 16GT/s થી 32GT/s થઈ ગયો છે, બેન્ડવિડ્થ 128GB/ સુધી પહોંચી શકે છે. s, અને સંસ્કરણ 0.9/1.0 સ્પષ્ટીકરણ પૂર્ણ થઈ ગયું છે.PCIe 6.0 સ્ટાન્ડર્ડ ટેક્સ્ટનું v0.7 સંસ્કરણ સભ્યોને મોકલવામાં આવ્યું છે, અને ધોરણનો વિકાસ ટ્રેક પર છે.PCIe 6.0 નો પિન રેટ વધારીને 64 GT/s કરવામાં આવ્યો છે, જે PCIe 3.0 કરતા 8 ગણો છે, અને x16 ચેનલોમાં બેન્ડવિડ્થ 256GB/s કરતાં મોટી હોઈ શકે છે.બીજા શબ્દોમાં કહીએ તો, PCIe 3.0 x8 ની વર્તમાન ઝડપને હાંસલ કરવા માટે માત્ર એક PCIe 6.0 ચેનલની જરૂર છે.જ્યાં સુધી v0.7 ની વાત છે, PCIe 6.0 એ મૂળ રૂપે જાહેર કરેલી મોટાભાગની વિશેષતાઓ હાંસલ કરી છે, પરંતુ વીજ વપરાશ હજુ પણ વધુ સુધરી રહ્યો છે.d, અને સ્ટાન્ડર્ડે L0p પાવર રૂપરેખાંકન ગિયરને નવું રજૂ કર્યું છે.અલબત્ત, 2021માં જાહેરાત પછી, PCIe 6.0 વહેલામાં વહેલી તકે 2023 અથવા 2024માં વ્યાવસાયિક રીતે ઉપલબ્ધ થઈ શકે છે.ઉદાહરણ તરીકે, PCIe 5.0 2019 માં મંજૂર કરવામાં આવ્યું હતું, અને તે માત્ર ત્યારે જ છે કે ત્યાં અરજીના કેસ છે

અગાઉના માનક સ્પષ્ટીકરણોની સરખામણીમાં, PCIe 4.0 સ્પષ્ટીકરણો પ્રમાણમાં મોડેથી આવ્યા હતા.PCIe 3.0 સ્પષ્ટીકરણો 2010 માં રજૂ કરવામાં આવ્યા હતા, PCIe 4.0 ની રજૂઆતના 7 વર્ષ પછી, તેથી PCIe 4.0 સ્પષ્ટીકરણોનું જીવન ટૂંકું હોઈ શકે છે.ખાસ કરીને, કેટલાક વિક્રેતાઓએ PCIe 5.0 PHY ભૌતિક સ્તર ઉપકરણોને ડિઝાઇન કરવાનું શરૂ કર્યું છે.

PCI-SIG સંસ્થા અપેક્ષા રાખે છે કે બે ધોરણો થોડા સમય માટે એકસાથે રહેશે, અને PCIe 5.0 નો ઉપયોગ મુખ્યત્વે ઉચ્ચ થ્રુપુટ જરૂરિયાતો સાથે ઉચ્ચ-પ્રદર્શન ઉપકરણો માટે થાય છે, જેમ કે AI માટે Gpus, નેટવર્ક ઉપકરણો, અને તેથી વધુ, જેનો અર્થ છે કે PCIe 5.0. ડેટા સેન્ટર, નેટવર્ક અને HPC વાતાવરણમાં દેખાવાની શક્યતા વધુ છે.ઓછી બેન્ડવિડ્થ જરૂરિયાતો ધરાવતા ઉપકરણો, જેમ કે ડેસ્કટોપ, PCIe 4.0 નો ઉપયોગ કરી શકે છે.

PCIe 5.0 માટે, સિગ્નલ રેટ PCIe 4.0′s 16GT/s થી વધારીને 32GT/s કરવામાં આવ્યો છે, હજુ પણ 128/130 એન્કોડિંગનો ઉપયોગ કરે છે, અને x16 બેન્ડવિડ્થ 64GB/s થી વધારીને 128GB/s કરવામાં આવી છે.

બેન્ડવિડ્થને બમણી કરવા ઉપરાંત, PCIe 5.0 અન્ય ફેરફારો લાવે છે, સિગ્નલ અખંડિતતા, PCIe સાથે પછાત સુસંગતતા અને વધુને સુધારવા માટે ઇલેક્ટ્રિકલ ડિઝાઇનમાં ફેરફાર કરે છે.વધુમાં, PCIe 5.0 ને નવા ધોરણો સાથે ડિઝાઇન કરવામાં આવ્યું છે જે લાંબા અંતર પર લેટન્સી અને સિગ્નલ એટેન્યુએશન ઘટાડે છે.

PCI-SIG સંસ્થા આ વર્ષે Q1 માં સ્પષ્ટીકરણના 1.0 સંસ્કરણને પૂર્ણ કરવાની અપેક્ષા રાખે છે, પરંતુ તેઓ ધોરણો વિકસાવી શકે છે, પરંતુ જ્યારે ટર્મિનલ ઉપકરણ બજારમાં રજૂ કરવામાં આવે ત્યારે તેઓ નિયંત્રિત કરી શકતા નથી, અને એવી અપેક્ષા રાખવામાં આવે છે કે પ્રથમ PCIe 5.0 ઉપકરણો આ વર્ષે ડેબ્યુ કરશે, અને વધુ ઉત્પાદનો 2020 માં દેખાશે. જો કે, વધુ ઝડપની જરૂરિયાતે માનક સંસ્થાને PCI એક્સપ્રેસની આગામી પેઢીને વ્યાખ્યાયિત કરવા માટે પ્રોત્સાહિત કર્યા.PCIe 5.0 નો ધ્યેય ટૂંકી શક્ય સમયમાં ધોરણની ઝડપ વધારવાનો છે.તેથી, PCIe 5.0 એ અન્ય કોઈ નોંધપાત્ર નવી સુવિધાઓ વિના PCIe 4.0 સ્ટાન્ડર્ડની ઝડપ વધારવા માટે રચાયેલ છે.

ઉદાહરણ તરીકે, PCIe 5.0 PAM 4 સિગ્નલોને સપોર્ટ કરતું નથી અને તેમાં ફક્ત PCIe સ્ટાન્ડર્ડને શક્ય તેટલા ઓછા સમયમાં 32 GT/s ને સક્ષમ કરવા માટે જરૂરી નવી સુવિધાઓનો સમાવેશ થાય છે.

હાર્ડવેર પડકારો

PCI એક્સપ્રેસ 5.0 ને સમર્થન આપવા માટે ઉત્પાદન તૈયાર કરવામાં મુખ્ય પડકાર ચેનલ લંબાઈ સાથે સંબંધિત હશે.ઝડપી સિગ્નલ દર, પીસી બોર્ડ દ્વારા પ્રસારિત સિગ્નલની વાહક આવર્તન વધારે છે.બે પ્રકારના ભૌતિક નુકસાન એ હદને મર્યાદિત કરે છે કે ઇજનેરો PCIe સિગ્નલોનો પ્રચાર કરી શકે છે:

· 1. ચેનલનું એટેન્યુએશન

· 2. પિન, કનેક્ટર્સ, થ્રુ-હોલ્સ અને અન્ય સ્ટ્રક્ચર્સમાં અવબાધ બંધ થવાને કારણે ચેનલમાં આવતા પ્રતિબિંબ.

PCIe 5.0 સ્પષ્ટીકરણ 16 GHz પર -36dB એટેન્યુએશન સાથે ચેનલોનો ઉપયોગ કરે છે.આવર્તન 16 GHz 32 GT/s ડિજિટલ સિગ્નલો માટે Nyquist આવર્તન રજૂ કરે છે.ઉદાહરણ તરીકે, જ્યારે PCIe5.0 સિગ્નલ શરૂ થાય છે, ત્યારે તેમાં 800 mV નો લાક્ષણિક પીક-ટુ-પીક વોલ્ટેજ હોઈ શકે છે.જો કે, ભલામણ કરેલ -36dB ચેનલમાંથી પસાર થયા પછી, ખુલ્લી આંખની કોઈપણ સામ્યતા ખોવાઈ જાય છે.માત્ર ટ્રાન્સમીટર આધારિત સમાનીકરણ (ડી-એક્સેન્ટ્યુએટિંગ) અને રીસીવર સમાનીકરણ (CTLE અને DFEનું મિશ્રણ) લાગુ કરીને PCIe5.0 સિગ્નલ સિસ્ટમ ચેનલમાંથી પસાર થઈ શકે છે અને રીસીવર દ્વારા તેનું ચોક્કસ અર્થઘટન કરી શકાય છે.PCIe 5.0 સિગ્નલની ન્યૂનતમ અપેક્ષિત આંખની ઊંચાઈ 10mV (પોસ્ટ-ઇક્વલાઇઝેશન) છે.નજીકના-સંપૂર્ણ લો-જીટર ટ્રાન્સમીટર સાથે પણ, ચેનલનું નોંધપાત્ર એટેન્યુએશન સિગ્નલ કંપનવિસ્તારને તે બિંદુ સુધી ઘટાડે છે જ્યાં પ્રતિબિંબ અને ક્રોસસ્ટૉક દ્વારા થતા અન્ય કોઈપણ પ્રકારના સિગ્નલને નુકસાન આંખને પુનઃસ્થાપિત કરવા માટે બંધ કરી શકાય છે.